Verilog编写的RISC-V处理器,支持RV32IMZicsr指令集,2级流水线,哈佛结构,AXI4-Lite总线。MCU级别的处理器,麻雀虽小,五脏俱全。riscv有无限可能,未来将不断完善,大家的支持是我前进的动力。
yolact完美复刻版(paddle实现),飞桨论文复现挑战赛参赛作品
基于PaddlePaddle实现的SSD,包括MobileNetSSD,MobileNetV2SSD,VGGSSD,ResNetSSD
用PaddlePaddle和Tensorflow实现常用的深度学习算法
official implementation of "Revisiting Single Image Depth Estimation: Toward Higher Resolution Maps with Accurate Object Boundaries"