登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
全部推荐项目
开源许可
MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSD-4-Clause BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 CECILL-2.1 CERN-OHL-P-2.0 CERN-OHL-S-2.0 CERN-OHL-W-2.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GFDL-1.3 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MIT-0 MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA ODbL-1.0 OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense Vim WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python C Shell C++ PHP TypeScript C# Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab Rust 其他 PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT R QML Pascal Docker CoffeeScript FORTRAN Erlang Emacs Lisp ActionScript SQL Smalltalk Delphi VHDL M TeX/LaTeX ASP Visual Basic Clojure Common Lisp Awk LiveScript Haskell Scheme Elixir Julia 易语言 OCaml YAML AutoHotkey Pawn Puppet Ada D Standard ML XML Logos Arduino Prolog VimL 汇编 Coq Haxe Vala ColdFusion Crystal Scilab Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Stars 最新推荐 最近更新
5322946 liangkangnan 1578984522

liangkangnan/tinyriscv

3K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Verilog
智能硬件 RISC-V 开发
|
5个月前
8241888 xiaowuzxc 1640229265

xiaowuzxc/小麻雀处理器

302
小麻雀处理器SparrowRV采用RISC-V架构，支持RV32IMZicsr指令集，2级流水线，哈佛结构，配有中断系统。MCU级别的处理器，麻雀虽小，五脏俱全。
RISC-V
处理器
Verilog
RISC-V 开发
|
1个月前

DENGCHOW/yuheng-riscv-soc

167
玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IM 指令集，支持中断，支持 RT-Thread Nano 3.1.5
Verilog
RISC-V 开发
|
1年多前

YouXiaoquan/VerilogHDL-Tutorial

156
FPGA&VerilogHDL应用设计教程，包括课程思维导图、各章实例、各实验源码、综合实验例程。
Verilog
图书/手册/教程
|
2年多前
8448934 lizhanpeng2022 1705042000

lizhanpeng/risc-v-cpu

123
一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~
RISC-V
RT-Thread
CPU
Verilog
RISC-V 开发
|
9个月前
8241888 xiaowuzxc 1640229265

xiaowuzxc/大黄鸭处理器

118
从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。
软核
指令集
Verilog
智能硬件
|
接近2年前

项天/OpenGPU2020

71
支持OpenGL ES 1.1的GPU内核
Verilog
图像处理
|
4年多前

RZJM/Miz702_VGA

8
基于zynq的VGA驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2 1.480*640 分辨率 2.显示静态彩色图片
Verilog
智能硬件
|
8年多前
8650835 fibercomm 1664269519

FiberCOMM/PSTR17R5B

8
使用DDS芯片AD9914产生线性扫频信号
Verilog
芯片开发
|
3年多前

RZJM/Miz702_HDMI

0
基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2
Verilog
智能硬件
|
接近9年前
今日热门
本周热门
liangkangnan/tinyriscv
3K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
opentsn/OpenTSN4.0
106
OpenTSN4.0开源项目的新特性：（1）交换平面深度解耦，硬件代码由TSS（时间敏感交换），TSE（时间敏感端），HCP（硬件控制点）和OEM（Opensync MAC）实现。（2）集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪，用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
lizhanpeng/risc-v-cpu
124
一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~
liangkangnan/tinyriscv
3K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
lizhanpeng/risc-v-cpu
124
一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~
opentsn/OpenTSN4.0
106
OpenTSN4.0开源项目的新特性：（1）交换平面深度解耦，硬件代码由TSS（时间敏感交换），TSE（时间敏感端），HCP（硬件控制点）和OEM（Opensync MAC）实现。（2）集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪，用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
YouXiaoquan/VerilogHDL-Tutorial
156
FPGA&VerilogHDL应用设计教程，包括课程思维导图、各章实例、各实验源码、综合实验例程。
DENGCHOW/yuheng-riscv-soc
167
玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IM 指令集，支持中断，支持 RT-Thread Nano 3.1.5
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部