@cpl-cpl_cpl
西电微电子学院本科在读、数字IC、FPGA开发、嵌入式开发、verilog 、python 、深度学习、神经网络
Verilog编写的RISC-V处理器,支持RV32IMZicsr指令集,2级流水线,哈佛结构,AXI4-Lite总线。MCU级别的处理器,麻雀虽小,五脏俱全。riscv有无限可能,未来将不断完善,大家的支持是我前进的动力。
第三期一生一芯项目
第四期一生一芯代码提交
曹云帆 南京大学 一生一芯 040066
一生一芯第四期提交代码
曹云帆 ysyx_040066
开源类脑处理器:文曲星22A
一个从零开始写的极简、非常易懂的RISC-V处理器核。
主要是整理一下学习深度学习的知识,方便以后用到时回看