AD4630-SPI-Verilog: 用FPGA开发板AC7050来控制AD4630模数转换芯片，通讯协议为SPI，然后使用串口发送至上位机，详细介绍请查看以下链接 https://blog.csdn.net/qq_57028237/article/details/134448559?spm=1001.2014.3001.5501

10月26日，北京源创会，聊聊高性能计算与大模型推理

加入 Gitee

与超过 1200万开发者一起发现、参与优秀开源项目，私有仓库也完全免费：）

免费加入

该仓库未声明开源许可证文件（LICENSE），使用请关注具体项目描述及其代码上游依赖。

克隆/下载

分支 1

标签 0

. 82bcfe0

15 次提交

.Xil/Vivado-18832-DESKTOP-0FD0EJD/hw_ila_data_1

AD4630_24_SPI.cache

AD4630_24_SPI.hw

AD4630_24_SPI.ip_user_files

AD4630_24_SPI.runs

AD4630_24_SPI.sim/sim_1/behav/xsim

AD4630_24_SPI.srcs

AD4630_24_SPI.xpr

README.en.md

README.md

vivado.jou

vivado.log

vivado_pid18832.str

README

# AD4630-SPI-Verilog

#### 介绍

开发环境为Vivado

用FPGA开发板AC7050来控制AD4630-24模数转换芯片，通讯协议为SPI，采样率为100KHz，系统时钟频率设置为12.5MHz，
然后使用串口发送至上位机，详细介绍请查看以下链接前往CSDN：

https://blog.csdn.net/qq_57028237/article/details/134448559?spm=1001.2014.3001.5501

有关AD4630寄存器读取功能，请查看以下链接：

https://gitee.com/a2012094751/AD4630-SPI-Verilog-Get_a_regiter_read_value_from_ad4630

用FPGA开发板AC7050来控制AD4630模数转换芯片，通讯协议为SPI，然后使用串口发送至上位机，详细介绍请查看以下链接 https://blog.csdn.net/qq_57028237/article/details/134448559?spm=1001.2014.3001.5501

VHDL 等 6 种语言

取消

暂无发行版

马建仓 AI 助手

尝试更多

代码解读

代码找茬

代码优化

https://gitee.com/a2012094751/ad4630-spi-verilog.git

git@gitee.com:a2012094751/ad4630-spi-verilog.git

a2012094751

ad4630-spi-verilog

AD4630-SPI-Verilog

master

yhww/AD4630-SPI-Verilog

简介

发行版

贡献者

近期动态

yhww/AD4630-SPI-Verilog .gitee-modal { width: 500px !important; }

简介

发行版

贡献者

近期动态

搜索帮助

yhww/AD4630-SPI-Verilog