从 Netlist 到 GDS 的开源芯片设计 EDA 平台
tinyriscv移植到Vivado下的工程。
芯片前端萌新培训虚拟项目
我的数字IC厂库:Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;
最近一年贡献:7 次
最长连续贡献:1 日
最近连续贡献:1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request,其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。