@ljgibbs
| 职业的 IC 工程师以及业余的 FPGAer, LogicJitterGibbs@知乎
国密 SM3 杂凑算法的硬件 IP，RTL 采用 Verilog 开发，测试平台使用 SystemVerilog 语言。
PCIe PHY 接口协议——PIPE 的导学与实用文档
国密 SM2 椭圆曲线加解密算法的硬件 IP，RTL 采用 Verilog 开发。
深入 AXI4 总线的代码仓库
最近一年贡献：0 次
最长连续贡献：0 日
最近连续贡献：0 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。
