@justin371
justin371 暂无简介
UVM AHB VIP
AMBA AHB 2.0 VIP in SystemVerilog UVM
AMBA AXI VIP
An UVM example of UART
UVM 1.2 port to Python
基于 FPGA 的 RISC-V CPU + SoC
最近一年贡献:0 次
最长连续贡献:0 日
最近连续贡献:0 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request,其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。