Open lab for Synopsys ICC2 block level implementation : from floorplan to chipfinish
Open lab for Synopsys ICC2 block level implementation : from floorplan to chipfinish
Nuclei RISC-V Processor Software Development Kit
Digilent Nexys 视频开发板上的 Xilinx Artix-7 FPGA DP接口
最近一年贡献:79 次
最长连续贡献:3 日
最近连续贡献:1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request,其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。