一个从零开始写的极简、非常易懂的RISC-V处理器核。
HDLGen是一个HDL生成工具,支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计,支持Perl或者Python的所有数据结构和语法,有若干内嵌函数来提高效率,也支持Perl的扩展API(Python API扩展目前还不支持),通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。
HDLGen是一个HDL生成工具,支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计,支持Perl或者Python的所有数据结构和语法,有若干内嵌函数来提高效率,也支持Perl的扩展API(Python API扩展目前还不支持),通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。
verilog 异步fifo
Verilog PCI express components
最近一年贡献:0 次
最长连续贡献:0 日
最近连续贡献:0 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request,其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。