@baixd0826
rstg00po54 暂无简介
一个从零开始写的极简、非常易懂的RISC-V处理器核。
自己动手画CPU实验框架
tinyriscv移植到Vivado下的工程。
《自己动手写CPU》一书附带的文件
基于Logisim平台设计的电路。包含单周期嵌套中断MIPS CPU和重定向流水线嵌套中断分支动态预测MIPS CPU。可以运行基于MIPS的汇编语言编写的程序。
最近一年贡献：2 次
最长连续贡献：1 日
最近连续贡献：1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。
