基于verilog实现了ISP图像处理IP
基于verilog实现了ISP图像处理IP
Showing algorithm of ISP pipeline by summarizing the paper and code repetition.
Demo基于KV260平台，设计实现了CIS(AR1335接在IAS1口)配置，MIPI接收，ISP处理，DP显示。3MP-RAW10@30FPS。Demo软件基于Vitis裸机环境开发，实现简单的2A控制。Linux软件请见zynqmp_cam_isp_demo_linux ISP Lite IP 基于verilog实现了ISP常规处
zynqmp_cam_isp_demo linux软件项目
最近一年贡献：3 次
最长连续贡献：1 日
最近连续贡献：1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。