1 Star 5 Fork 5

yhp/basic_verilog

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
该仓库未声明开源许可证文件(LICENSE),使用请关注具体项目描述及其代码上游依赖。
克隆/下载
bin2pos.sv 921 Bytes
一键复制 编辑 原始数据 按行查看 历史
Konstantin Pavlov 提交于 2019-02-23 00:20 . Lots of minor edits
//------------------------------------------------------------------------------
// bin2pos.sv
// Konstantin Pavlov, pavlovconst@gmail.com
//------------------------------------------------------------------------------
// INFO ------------------------------------------------------------------------
// Converts binary coded value to positional code (one-hot in specified position)
// Thus 2'd0 becomes 4'b0001 and 8'd5 becomes 256'b100000
// Module is being synthesized into combinational logic only
// See also pos2bin.sv module for inverse transformation
/* --- INSTANTIATION TEMPLATE BEGIN ---
bin2pos #(
.BIN_WIDTH( 8 )
) BP1 (
.bin( ),
.pos( )
);
--- INSTANTIATION TEMPLATE END ---*/
module bin2pos #( parameter
BIN_WIDTH = 8,
POS_WIDTH = 2**BIN_WIDTH
)(
input [(BIN_WIDTH-1):0] bin,
output logic [(POS_WIDTH-1):0] pos
);
always_comb begin
pos = 0;
pos[bin] = 1'b1;
end
endmodule
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/yuan_hp/basic_verilog.git
git@gitee.com:yuan_hp/basic_verilog.git
yuan_hp
basic_verilog
basic_verilog
master

搜索帮助