@xiaofengfg
xuefeng 暂无简介
Showing algorithm of ISP pipeline by summarizing the paper and code repetition.
视频旋转（2019FPGA大赛）
FPGA
This is the NanEye 2D sensor data collecting system I made with Verilog HDL(on Altera)
最近一年贡献：90 次
最长连续贡献：3 日
最近连续贡献：1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。
