1 Star 0 Fork 2

doom/Logisim-Regfile-ALU-CPU

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
文件
该仓库未声明开源许可证文件(LICENSE),使用请关注具体项目描述及其代码上游依赖。
克隆/下载
mem.circ 7.48 KB
一键复制 编辑 原始数据 按行查看 历史
jonathansun5 提交于 2017-02-27 21:10 . Add files via upload
<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
<tool name="Splitter">
<a name="fanout" val="1"/>
<a name="incoming" val="32"/>
<a name="appear" val="center"/>
<a name="bit0" val="none"/>
<a name="bit1" val="none"/>
<a name="bit2" val="0"/>
<a name="bit3" val="0"/>
<a name="bit4" val="0"/>
<a name="bit5" val="0"/>
<a name="bit6" val="0"/>
<a name="bit7" val="0"/>
<a name="bit8" val="0"/>
<a name="bit9" val="0"/>
<a name="bit10" val="0"/>
<a name="bit11" val="0"/>
<a name="bit12" val="0"/>
<a name="bit13" val="0"/>
<a name="bit14" val="0"/>
<a name="bit15" val="0"/>
<a name="bit16" val="0"/>
<a name="bit17" val="0"/>
<a name="bit18" val="0"/>
<a name="bit19" val="0"/>
<a name="bit20" val="0"/>
<a name="bit21" val="0"/>
<a name="bit22" val="0"/>
<a name="bit23" val="0"/>
<a name="bit24" val="0"/>
<a name="bit25" val="0"/>
<a name="bit26" val="none"/>
<a name="bit27" val="none"/>
<a name="bit28" val="none"/>
<a name="bit29" val="none"/>
<a name="bit30" val="none"/>
<a name="bit31" val="none"/>
</tool>
<tool name="Pin">
<a name="facing" val="north"/>
</tool>
<tool name="Probe">
<a name="radix" val="16"/>
</tool>
<tool name="Tunnel">
<a name="facing" val="north"/>
<a name="label" val="clk"/>
</tool>
<tool name="Pull Resistor">
<a name="facing" val="north"/>
</tool>
<tool name="Clock">
<a name="facing" val="north"/>
</tool>
<tool name="Constant">
<a name="facing" val="north"/>
</tool>
</lib>
<lib desc="#Gates" name="1"/>
<lib desc="#Plexers" name="2"/>
<lib desc="#Arithmetic" name="3"/>
<lib desc="#Memory" name="4">
<tool name="RAM">
<a name="addrWidth" val="24"/>
<a name="dataWidth" val="32"/>
</tool>
<tool name="ROM">
<a name="contents">addr/data: 8 8
0
</a>
</tool>
</lib>
<lib desc="#I/O" name="5"/>
<lib desc="#Base" name="6">
<tool name="Text Tool">
<a name="text" val=""/>
<a name="font" val="SansSerif plain 12"/>
<a name="halign" val="center"/>
<a name="valign" val="base"/>
</tool>
</lib>
<main name="main"/>
<options>
<a name="gateUndefined" val="ignore"/>
<a name="simlimit" val="1000"/>
<a name="simrand" val="0"/>
</options>
<mappings>
<tool lib="6" map="Button2" name="Menu Tool"/>
<tool lib="6" map="Button3" name="Menu Tool"/>
<tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
</mappings>
<toolbar>
<tool lib="6" name="Poke Tool"/>
<tool lib="6" name="Edit Tool"/>
<tool lib="6" name="Text Tool">
<a name="text" val=""/>
<a name="font" val="SansSerif plain 12"/>
<a name="halign" val="center"/>
<a name="valign" val="base"/>
</tool>
<sep/>
<tool lib="0" name="Pin">
<a name="tristate" val="false"/>
</tool>
<tool lib="0" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="labelloc" val="east"/>
</tool>
<tool lib="1" name="NOT Gate"/>
<tool lib="1" name="AND Gate"/>
<tool lib="1" name="OR Gate"/>
</toolbar>
<circuit name="main">
<a name="circuit" val="main"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<appear>
<rect fill="none" height="45" stroke="#000000" stroke-width="2" width="81" x="50" y="55"/>
<text font-family="SansSerif" font-size="12" text-anchor="middle" x="93" y="82">RAM</text>
<polyline fill="none" points="85,99 91,91" stroke="#000000"/>
<polyline fill="none" points="91,90 96,100" stroke="#000000"/>
<circ-port height="8" pin="230,320" width="8" x="46" y="56"/>
<circ-port height="8" pin="230,410" width="8" x="46" y="66"/>
<circ-port height="8" pin="200,480" width="8" x="46" y="76"/>
<circ-port height="8" pin="200,510" width="8" x="86" y="96"/>
<circ-port height="10" pin="530,320" width="10" x="125" y="65"/>
<circ-anchor facing="east" height="6" width="6" x="127" y="67"/>
</appear>
<wire from="(200,480)" to="(390,480)"/>
<wire from="(200,510)" to="(430,510)"/>
<wire from="(230,320)" to="(250,320)"/>
<wire from="(270,320)" to="(360,320)"/>
<wire from="(400,360)" to="(410,360)"/>
<wire from="(450,360)" to="(450,380)"/>
<wire from="(410,360)" to="(410,380)"/>
<wire from="(500,320)" to="(530,320)"/>
<wire from="(470,360)" to="(470,380)"/>
<wire from="(310,340)" to="(310,410)"/>
<wire from="(430,360)" to="(430,510)"/>
<wire from="(310,340)" to="(360,340)"/>
<wire from="(230,410)" to="(310,410)"/>
<wire from="(430,360)" to="(440,360)"/>
<wire from="(390,360)" to="(390,480)"/>
<comp lib="0" loc="(250,320)" name="Splitter">
<a name="fanout" val="1"/>
<a name="incoming" val="32"/>
<a name="appear" val="center"/>
<a name="bit0" val="none"/>
<a name="bit1" val="none"/>
<a name="bit2" val="0"/>
<a name="bit3" val="0"/>
<a name="bit4" val="0"/>
<a name="bit5" val="0"/>
<a name="bit6" val="0"/>
<a name="bit7" val="0"/>
<a name="bit8" val="0"/>
<a name="bit9" val="0"/>
<a name="bit10" val="0"/>
<a name="bit11" val="0"/>
<a name="bit12" val="0"/>
<a name="bit13" val="0"/>
<a name="bit14" val="0"/>
<a name="bit15" val="0"/>
<a name="bit16" val="0"/>
<a name="bit17" val="0"/>
<a name="bit18" val="0"/>
<a name="bit19" val="0"/>
<a name="bit20" val="0"/>
<a name="bit21" val="0"/>
<a name="bit22" val="0"/>
<a name="bit23" val="0"/>
<a name="bit24" val="0"/>
<a name="bit25" val="0"/>
<a name="bit26" val="none"/>
<a name="bit27" val="none"/>
<a name="bit28" val="none"/>
<a name="bit29" val="none"/>
<a name="bit30" val="none"/>
<a name="bit31" val="none"/>
</comp>
<comp lib="4" loc="(500,320)" name="RAM">
<a name="addrWidth" val="24"/>
<a name="dataWidth" val="32"/>
<a name="bus" val="separate"/>
</comp>
<comp lib="0" loc="(230,410)" name="Pin">
<a name="width" val="32"/>
<a name="tristate" val="false"/>
<a name="label" val="Write_Data"/>
</comp>
<comp lib="0" loc="(200,510)" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="Clock"/>
</comp>
<comp lib="0" loc="(450,380)" name="Constant">
<a name="facing" val="north"/>
</comp>
<comp lib="0" loc="(200,480)" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="Write_En"/>
</comp>
<comp lib="0" loc="(230,320)" name="Pin">
<a name="width" val="32"/>
<a name="tristate" val="false"/>
<a name="label" val="Address"/>
</comp>
<comp lib="0" loc="(410,380)" name="Constant">
<a name="facing" val="north"/>
</comp>
<comp lib="0" loc="(530,320)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="width" val="32"/>
<a name="label" val="Read_Data"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(470,380)" name="Constant">
<a name="facing" val="north"/>
<a name="value" val="0x0"/>
</comp>
</circuit>
</project>
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/netsplan/Logisim-Regfile-ALU-CPU.git
git@gitee.com:netsplan/Logisim-Regfile-ALU-CPU.git
netsplan
Logisim-Regfile-ALU-CPU
Logisim-Regfile-ALU-CPU
master

搜索帮助

0d507c66 1850385 C8b1a773 1850385