buyaoshuohua

@liukai951119

buyaoshuohua 暂无简介

C++
Verilog
buyaoshuohua的个人主页
/
关注的仓库(3)

    Watch buyaoshuohua/qt-udp

    使用QT编写的上位机波形显示和控制下位机界面,下位机采集到的数据进行缓存,通过百兆以太网udp协议进行数据传输,上位机界面有控制区、数据接收发送区、配置区、波形显示区和波形显示选择区。在数据分析里进行数据时频分析绘制信号频谱瀑布图,可以直观看到信号特征,用于分析。

    最近更新: 2年多前

    Watch buyaoshuohua/Sonar-acquisition-verilog

    使用LTspice设计仿真电路,使用AD进行电路和PCB的绘制,在Quratus II平台使用Verilog语言编写下位机程序,进行16通道同步采集,使用的接口有SPI,RS485,UDP等,下位机接收上位机指令可以改变滤波范围(0-10kHz、0-15kHz、0-20kHz),动态增益(0-40dB)和启停采集,测试达到设计要求。

    最近更新: 2年多前

    Watch buyaoshuohua/jiaohua-system

    盆栽智能浇花系统,主要功能时检测土壤温湿度,并进行控制浇水。

    最近更新: 2年多前

搜索帮助