RV与芯片评论.20210109.第2周(总第24期).md · 浪潮RISC-V研究小组/RVWeekly

# RV与芯片评论.20210109.第2周(总第24期)

<a name="nSRKS"></a>
## 重点聚焦

- "[2021年数据中心关键趋势前瞻 ](https://www.ednchina.com/news/6231.html
)(From www.ednchina.com 2021.01.09)"
- "[2020年芯片行业研究报告 ](https://www.sohu.com/a/442023382_120725178
)(From www.sohu.com 2021.01.09)"
<a name="u1qhF"></a>
#### 相关周报

- [semi engineering](https://semiengineering.com/) Week In Review: 
   - Blog Review：[Jan. 6](https://semiengineering.com/blog-review-jan-6-2/
)：_IoT security and regulation; IEC 61508 tool certification; AI benchmarks._
   - [Design, Low Power](https://semiengineering.com/week-in-review-design-low-power-128/)：Achronix to go public; Beken buys Adveos; Wave to exit bankruptcy.
   - [Manufacturing, Test](https://semiengineering.com/week-in-review-manufacturing-test-130/)：_China’s IC plans fall short; notebook boom; Onto buys firm._
         - IC Insights称：预测，到2025年，中国生产的IC将仅占其IC市场的19.4％，仅占中国制造2025年70％目标的一小部分
   - [Auto, Security, Pervasive Computing](https://semiengineering.com/week-in-review-auto-security-pervasive-computing-49/)：Waymo’s careful language; Synopsys, CISQ: troubled SW costs $2.08 trillion in 2020.
- IoT News：（[Site](https://staceyoniot.com/)）：[Jan. 7, 2020 ](https://staceyoniot.com/iot-news-of-the-week-for-jan-7-2020/
)
- OSDT Weekly：([zhihu](https://www.zhihu.com/column/c_1252285504848613376)，[Github](https://github.com/hellogcc/osdt-weekly/tree/master/weekly))：[01-06 第079期](https://github.com/hellogcc/osdt-weekly/blob/master/weekly/2021-01-06.md
)
- 泰晓咨询：（[Site](http://tinylab.org/)）：[1月 / 第二期 / 2021](http://tinylab.org/tinylab-weekly-1-2nd-2021/
)
- PLCT开源进展：([Github](https://github.com/isrc-cas/PLCT-Weekly)，[zhihu](https://www.zhihu.com/column/plct-lab)）
      - [第16期·2021年01月01日](https://zhuanlan.zhihu.com/p/341276903
)
- RT-Thread：（[oschina](https://my.oschina.net/u/4428324)）：[【20201231期AI简报】视觉系统的革新：嵌入式AI摄像头！](https://my.oschina.net/u/4428324/blog/4878995
)
- 科技爱好者周刊：（[yuque](https://www.yuque.com/ruanyf/weekly)）：[（第 141 期）：封闭系统的胜利](https://www.yuque.com/ruanyf/weekly/issue-141
)

---

<a name="nqDGS"></a>
## 技术动态

- "[2021全国大学生计算机系统能力大赛操作系统设计赛第一场研讨会隆重举行 ](https://my.oschina.net/u/4392911/blog/4877912
)(From my.oschina.net 2021.01.09)"
- "[瞄准智能高效、低耗能的IoT场景，「睿思芯科」基于RISC-V架构开发AI芯片 ](https://t.cj.sina.com.cn/articles/view/1750070171/684ff39b02000w5oq
)(From t.cj.sina.com.cn 2021.01.09)"

<a name="v2ah0"></a>
#### 一周问答

- "[刚接触RISC-V指令集，请问如何增加新指令？ ](https://www.zhihu.com/question/327250408
)(From www.zhihu.com 2021.01.09)"
<a name="CC8oT"></a>
#### 社区动态

---

<a name="SM5cC"></a>
## 产业风云

- "[国芯科技：深耕国产嵌入式CPU领域 ](https://finance.sina.com.cn/tech/2021-01-05/doc-iiznezxt0591180.shtml
)(From finance.sina.com.cn 2021.01.09)"
- "[Zen架构之父Jim Keller离职Intel后转战AI公司：投身RISC-V处理器 ](https://finance.sina.com.cn/tech/2021-01-07/doc-iiznctkf0594779.shtml
)(From finance.sina.com.cn 2021.01.09)"
- "[师从图灵奖得主，自研高端RISC-V芯片，对话睿思芯科创始人 ](https://www.sohu.com/a/443320258_120159035
)(From www.sohu.com 2021.01.09)"
- "[当你还在观望时，别人RISC-V芯片的出货量已经超过10亿颗 ](http://m.elecfans.com/article/1455819.html
)(From m.elecfans.com 2021.01.09)"
<a name="PO7vP"></a>
#### 评论文集

- "[RISC-V其实是反潮流，但是…… ](https://zhuanlan.zhihu.com/p/341937482
)(From zhuanlan.zhihu.com 2021.01.09)"
- "[人工智能落地，嵌入式系统唱主角 ](https://zhuanlan.zhihu.com/p/341900812
)(From zhuanlan.zhihu.com 2021.01.09)"
- "[69mv跑出i7性能，Risc-V会颠覆CPU行业吗？ ](https://www.donews.com/article/detail/4660/27067.html
)(From www.donews.com 2021.01.09)"
- "[重新发现RISC-V:applem1激发了人们对非x86架构的兴趣 ](https://www.soword.cn/articles/2280.html
)(From www.soword.cn 2021.01.09)"
- "[完全开源、无专利掣肘，RISC-V会是芯片自主的关键解吗？ 年度行业研究 ](http://chuangkr.china.com.cn/p/1038448458968065?column=%E5%88%9B%E6%8A%95&navId=25)(From 3g.163.com 2021.01.09)"

---

<a name="tAplU"></a>
## 其他动态

<a name="kS9ay"></a>
#### 博文推荐

- zhangjiale：在本地部署FireSim
   - [Zhang - Deployment of FireSim to localhost.pdf](https://www.yuque.com/attachments/yuque/0/2021/pdf/1541992/1610168925105-bceed726-02b4-4e6f-bfc1-d09fc9f9bb87.pdf?_lake_card=%7B%22uid%22%3A%221610168924492-0%22%2C%22src%22%3A%22https%3A%2F%2Fwww.yuque.com%2Fattachments%2Fyuque%2F0%2F2021%2Fpdf%2F1541992%2F1610168925105-bceed726-02b4-4e6f-bfc1-d09fc9f9bb87.pdf%22%2C%22name%22%3A%22Zhang+-+Deployment+of+FireSim+to+localhost.pdf%22%2C%22size%22%3A625557%2C%22type%22%3A%22application%2Fpdf%22%2C%22ext%22%3A%22pdf%22%2C%22progress%22%3A%7B%22percent%22%3A99%7D%2C%22status%22%3A%22done%22%2C%22percent%22%3A0%2C%22id%22%3A%22xeuuI%22%2C%22card%22%3A%22file%22%7D)
   - [https://zhangjialetony.com/wp-content/uploads/2020/06/FiresimOpt_Report_JialeZhang.pdf](https://zhangjialetony.com/wp-content/uploads/2020/06/FiresimOpt_Report_JialeZhang.pdf)
- "[RISC架构32位CPU制作全过程记录 ](https://blog.csdn.net/Xrin_1029/article/details/112171051
)(From blog.csdn.net 2021.01.09)"
- "[在 QEMU 上运行 RISC-V 32 位版本的 Linux ](https://blog.csdn.net/qq_29772939/article/details/112263321
)(From blog.csdn.net 2021.01.09)"
- "[CPU性能测试——CoreMark篇 ](https://www.cnblogs.com/ImagineMiracle-wxn/p/CPU_CoreMark_test.html
)(From www.cnblogs.com 2021.01.09)"

---

<a name="5NYql"></a>
## 一周论文
<a name="FCrjg"></a>
### RISC-V Core
<a name="cY6UC"></a>
#### [A High-Performance Core Micro-Architecture Based on RISC-V ISA for Low Power Applications](https://ieeexplore.ieee.org/abstract/document/9286538/)
S Bora, R Paily - IEEE Transactions on Circuits and Systems II: Express …, 2020
> 设计具有非常低功率要求的高性能处理器是许多当代和未来应用的主要目标。本工作提出了一种能够实现这些要求的新型处理器微架构。该微架构基于RISC-V指令集架构（ISA）。该核心在Xilinx Virtex-7 FPGA板上实现和验证，资源需求为7617个LUT和2319个FF。该内核可以达到1.71 DMIPS/MHz的Dhrystone基准分数，高于ARM Cortex-M3（1.50 DMIPS/MHz）和ARM Cortex-M4（1.52 DMIPS/MHz）。Coremark基准也在这个核心上进行了测试，它给出了4.13 Coremark per MHz。使用商业工具对该核心进行物理设计的结果显示，在联电40nm技术节点下，该核心可以实现最高频率198.02MHz，面积为0.036mm，功率要求17.36W/MHz。该核心在联电90nm下的动态功耗为19.75 W/MHz，分别比ARM Cortex-M3和Cortex-M4好36%和40%，也低于其他很多核心。结果表明，该核心的性能可以超过许多现有的商业和开源核心。

<a name="Gum7w"></a>
#### [Enhancing network-on-chip performance by 32-bit RISC processor based on power and area efficiency](https://www.sciencedirect.com/science/article/pii/S2214785320392191)
DV Soundari, MKS Ganesh, I Raman, R Karthick - Materials Today: Proceedings, 2020
> 本文涉及RISC-V 32b处理器的基础设计。它用于支持许多附加指令，包括硬件循环、升级后和保存指令以及附加ALU指令。RISC处理器根据速度和功耗的不同，可以采用不同的方式。通过设计和解决方案过程，组织设计低功耗的RISC处理器。也可以通过使用正确的时钟方法来提高速度。对执行、内存和改写进行解码。中间阶段采用单边时钟信号。MIPS V增加了一种新的数据类型--单关联(PS)，它在64位浮点数列表中存储两个单点浮点数(32位)。现有的浮点语句变体增加了算术运算、适用性和局限性，以便使用SIMD方法处理这种类型的数据。新增了下载、传输PS数据的指令。这是第一个用可用字体跳过浮点SIMD的指令。

<a name="zX7jx"></a>
### 芯片安全
<a name="5vajV"></a>
#### **[PDF]** [SealPK: Sealable Protection Keys for **RISC**-**V**](http://people.bu.edu/joshi/files/SealPK_DATE_2021.pdf)
L Delshadtehrani, S Canakci, M Egele, A Joshi
> 随着基于软件的攻击数量的不断增加，人们越来越努力地将敏感数据和受信任的软件组件与不受信任的第三方组件隔离开来。最近，英特尔推出了一种新的进程内内存隔离的硬件功能，称为内存保护密钥（MPK）。英特尔MPK提供的唯一域数量有限(16个)，禁止在需要大量域的情况下使用它。此外，英特尔MPK还存在保护密钥使用后无漏洞的问题。为了解决这些缺点，在本文中，我们提出了一种针对RISC-V开放式ISA的高效的进程内隔离技术，称为SealPK，它支持多达1024个唯一域。此外，我们还设计了三种新颖的密封功能，以保护分配的域、其相关的页面及其权限不被攻击者修改或篡改。我们通过利用SealPK在FPGA原型上实现一个隔离的安全影子堆栈来证明它的有效性。

<a name="SxVeN"></a>
#### **[PDF]** [NUSec: CSAW Embedded Security Challenge Report 2020](http://www.nusec.us/csaw2020/NUSec_CSAW_final_2020.pdf)
D Giese, C Kennedy, E Uhlmann, G Noubir
> 在现代智能基础设施中，物联网设备已经无处不在。如今估计有数百亿的物联网设备连接在一起，物联网的安全性至关重要，但许多设备仍然存在安全漏洞。本次大赛提供的挑战涉及一个运行在RISC-V单板计算机上的物联网WiFi接入点。本报告总结并讨论了我们（NUSec）如何对所提供的ﬁrmware二进制文件进行逆向工程和分析，以解决所提供的挑战。

<a name="20nrO"></a>
#### [A Study on Data Access Management Technique for Sharing and Security of Multimedia Contents Based on EMRA on Mobile Cloud Storage](http://journal.scvk.or.kr/articles/article/DGQQ/)
JS Lee, SJ Moon
> 移动云存储服务用于在多个移动设备上高效共享或同步用户的多媒体内容数据。这种移动云存储提供了灵活性和可扩展性，以解决各种异构性存储各种内容数据，因此在共享过程中必须解决安全问题。目前，为了安全起见，云存储服务一般都会对内容数据进行加密和使用。但是，这种方法通过软件管理简单的ID、密码和加密密钥来识别流氓用户，因此并不安全。本文提出了一种基于EMRA的移动云存储上多媒体内容共享和安全的数据访问管理模型和技术。它支持基于硬件的密钥管理、客户端软件完整性证明和安全密钥共享。此外，所提出的模型对不同类型的多媒体内容进行存储/管理，通过建立基于EMRA的元数据关系来解决搜索过程中出现的问题，提高搜索的可靠性。而本文提出了一个使用ARM TrustZone和TPM仿真器的原型，运行在TrustZone环境的安全世界中。

<a name="cFV3Y"></a>
### EDA和设计工具
<a name="eED9V"></a>
#### **[PDF]** [Performance Aspects of Correctness-oriented Synthesis Flows](https://user.informatik.uni-bremen.de/fritjof/pdfs/performance-aspects-of-correctness-oriented-synthesis-flows.pdf)
F Bornebusch, C Lüth, R Wille, R Drechsler
> 在设计电子电路时，现有的合成平面要么关注加速合成电路，要么关注正确性。在追求更快的硬件设计的过程中，这些设计的正确性往往被忽视。因此，设计者需要在正确性和性能之间进行权衡。问题是这个取舍的幅度有多大？本工作对两个有代表性的综合楼进行了系统性的比较，LegUp HLS框架是注重硬件加速的楼的代表，而基于证明助手Coq的楼则注重正确性。为了评估的目的，一个32位的MIPS处理器使用这两个软件合成，和最终的HDL实现进行了性能比较。我们的评估允许对trade-oﬀ进行定量分析，表明以正确性为导向的合成软件在性能方面具有竞争力。

<a name="OxhIt"></a>
#### 
<a name="vx2kQ"></a>
#### **[PDF]** [Feature-Oriented Design for Hardware Generation Dissertation Proposal](http://www.jdeters.computer/papers/proposal.pdf)
J Deters - 2020
> 硬件设计人员经常构建单片设计，不同的硬件功能相互纠缠在一起。正因为如此，子集或扩展功能变得非常困难。出于同样的原因，评估和整合芯片设计之间的功能是非常困难的。传统的硬件描述语言迫使硬件设计者在设计中明确地布局芯片。硬件生成语言（如Chisel）的引入，给硬件设计者带来了更多的便利。
> 硬件设计的灵活性。这些语言通常是作为嵌入在通用编程语言中的领域专用语言。尽管有越来越多的 
> 在设计过程中，设计人员使用这些语言就像使用传统的HDL一样，导致同样的单片机和纠结的设计，我们提出了应用功能导向设计的软件设计技术来分析这些硬件生成语言的优点。我们建议分析将面向功能的软件设计技术应用于这些硬件生成语言的好处。这种技术隔离了软件功能，并允许它们被选择性地包含或与其他功能交换。我们相信，这种方法将缓解上面讨论的硬件设计问题。

<a name="SOR4b"></a>
### 算法实现
<a name="ry4yF"></a>
### [High-performance area-efficient polynomial ring processor for CRYSTALS-Kyber on FPGAs](https://www.sciencedirect.com/science/article/pii/S016792602100002X)
Z Chen, Y Ma, T Chen, J Lin, J Jing - Integration
> 抗量子属性是量子至上时代密码学算法的新设计标准。基于网格的密码学被证明是安全的，可以抵抗量子计算。CRYSTALS-Kyber是后量子密码学标准化进程中一个很有希望的基于网格的候选者。本文为CRYSTALS-Kyber算法提出了一个高性能的多项式环形处理器。该处理器执行优化的多项式环形算术，与直接实现相比，模块化乘法/加法的时间减少了20%/50%以上。此外，前向和反向数理变换(NTT)借助高效的可配置蝴蝶单元重用控制逻辑，使有限状态机的面积最小化。此外，底层的双列顺序存储方案突破了内存访问的瓶颈。为了评估性能，在低成本的FPGA平台上实现了一个完全流水线的架构。受益于这些优化，Kyber1024处理器可以在17.1 μ s内对一个4维多项式向量进行NTT运算，与最先进的实现相比，它实现了2.1倍的速度提升。

<a name="7Ym8H"></a>
#### 
<a name="yRBTw"></a>
#### [Comparative Performance Analysis of Lightweight Cryptography Algorithms for IoT Sensor Nodes](https://ieeexplore.ieee.org/abstract/document/9295314/)
A Fotovvat, GME Rahman, SS Vedaei, KA Wahid - IEEE Internet of Things Journal, 2020
> 物联网(IoT)已经成为未来解决方案的一个组成部分，从工业到人类日常生活应用。为物体增加新的智能水平，并使决策自动化，使这种新技术对每个人都有吸引力。然而，涉及数据的应用更容易受到各种类型的攻击。因此，研究人员不断探索物联网边缘节点之间的安全连接。一方面，合适的物联网节点应该是廉价的，并且需要低功率，这意味着更低的计算性能。另一方面，安全连接层是耗电的，需要强大的硬件资源。轻量级密码学(LWC)算法是一种很有前途的解决方案，可以在保持理想的安全水平的同时降低计算复杂性。在所介绍的工作中，我们试图通过比较32种LWC算法与目前知名算法在多个物联网平台(Raspberry Pi 3、Raspberry Pi Zero W和iMX233)上的性能，来解决为物联网网络层增加安全性的问题。这32种关联数据认证加密(AEAD)算法是从美国国家标准与技术研究所(NIST)开展的第二轮LWC标准化进程中选出的。使用作为物联网传感器节点的目标嵌入式平台，对这些算法的功耗、RAM使用量和执行时间进行了测量。本研究的结果将帮助研究人员为物联网应用选择合适的平台和最佳的LWC算法。

<a name="uOerM"></a>
#### **[PDF]** [ExPress: Simultaneously Achieving Storage, Execution and Energy Efficiencies in Moderately Sparse Matrix Computations](https://pdfs.semanticscholar.org/4916/5462db203dcae1f2089814774ce8fd749604.pdf)
S Adavally, N Gulur, K Kavi, A Weaver, P Dutta…
> 随着深度神经网络的普遍使用，稀疏矩阵计算已经见证了它的复苏。利用稀疏性可以避免存储零点，从而提高存储效率。然而，稀疏表示会产生元数据计算开销--软件在访问相应的数据值之前，需要处理描述非零值的行/列位置的元数据（或indexe）。目前已经提出了几种表示稀疏矩阵的格式，包括压缩稀疏行(CSR)、坐标(COO)、位图(Bitmaps)、运行长度编码和分层表示。每种表示方法都能实现不同程度的内存压缩，并根据稀疏度（零值的百分比）产生不同程度的计算复杂性。我们寻求以下问题的答案。(i)在什么稀疏度水平上值得取消矩阵的压缩表示，而使用包括零值和非零值的密集表示；(ii)即使我们使用压缩数据表示，在内部扩展矩阵以消除元数据处理开销是否有用？在本文中，我们提出使用一种名为ExPress的特殊硬件，它可以将压缩矩阵扩展为密集数据，消除主要处理元素的元数据计算。我们的ExPress硬件是可配置的，因此它可以从不同的压缩格式进行扩展。

<a name="uYXPK"></a>
### RV应用
<a name="mk7Aq"></a>
#### [NASA and Blue Origin Collaborative Assessment of Precision Landing Algorithms and Computing](https://arc.aiaa.org/doi/abs/10.2514/6.2021-0377)
D Rutishauser, R Ramadorai - AIAA Scitech 2021 Forum, 2021
> 美国航天局的安全和精确着陆--综合能力演进（SPLICE）项目正在开发用于精确着陆和避免危险的传感器、算法和计算技术。这些技术正在蓝色起源公司的 "新牧羊人 "亚轨道飞行器上作为一个集成的精确着陆和避险（PL&HA）系统进行测试。这项技术开发的计算元素的一个关键目标是鉴定SPLICE软件工作负载在项目的下降和着陆计算机（DLC）上的性能。DLC使用的多核处理器是作为NASA的高性能太空飞行计算（HPSC）处理器的代用品而设计的。在DLC上对SPLICE工作负载性能的测量为NASA提供了PL&HA功能在HPSC上的表现，以及如何实施SPLICE算法以最佳利用DLC平台的指导。这种洞察力还可用于得出需求，以指导对候选计算架构的贸易研究，供蓝月等平台使用。美国宇航局和蓝色起源公司正在根据一项协议进行合作，以实现这一互利。收集的性能指标基于对常见计算资源的测量，如内存带宽的使用百分比、I/O利用率、中断延迟以及内核与用户空间代码驻留。在可能的情况下，使用操作系统内核中现有的性能计数器和指标。由于设计中有一个重要的FPGA组件，性能计数器在结构中被识别和实例化，以测量DMA性能和接口指标。在DLC上使用具有代表性的工作负载进行指标收集，该工作负载模拟了蓝色起源新谢泼德飞行器的整个着陆周期。我们考虑了其他计算实现，以及它们是否能以与DLC相同的速率和延迟运行SPLICE算法。正在考虑的一个方案是使用在抗辐射FPGA结构中实例化的RISC-V软核，如Xilinx KU60。将运行SPLICE代码中的部分算法，与DLC进行比较。本文介绍了如何对DLC进行检测以收集SPLICE工作负载的性能测量，这些测量的初步结果，以及它们对SPLICE算法实现的影响。此外，还介绍了在PL&HA计算系统上推导架构交易候选需求的实验结果。

<a name="aNfSQ"></a>
#### [MNIST Revisited](https://link.springer.com/chapter/10.1007/978-1-4842-6168-2_13)
B Koonce - Convolutional Neural Networks with Swift for …, 2021
> 二十世纪有许多有趣的发明，但我认为计算机是最重要的发明。每一年都有越来越多的计算周期被推向市场，每一年都有对计算的胃口和需求增加。我们可能已经触及到了Dennard缩放的极限，但还有几十年的有趣改进。

<a name="Y09kL"></a>
#### [Practice of Applied Edge Analytics in Intelligent Learning Framework](https://ieeexplore.ieee.org/abstract/document/9300097/)
K Padmanandam, L Lingutla - 2020 21st International Arab Conference on …, 2020
> 物联网的出现，带来了大量的数据，这些数据每时每刻都在成倍增长。这些看似不断增长的数据，为我们重新思考各种技术来捕捉数据并进行正确分析铺平了道路。如此庞大的数据是各种分析和智能系统的燃料，如机器学习和深度学习应用。在整个分析网络中，机器学习和深度学习智能的部署是在中央数据系统（云服务器）中进行的，这在时间、金钱、数据隐私方面是一个非常昂贵的挑战。但是，这种智能在边缘计算的应用，是云端网络的新模式，它提供了高安全性和可靠性，解决了这个问题。与云计算不同，边缘计算是一种去中心化的分布式架构，分析和洞察发生在数据源附近或数据源本身，解决了上述昂贵的挑战。本文介绍了边缘计算的网络及其与云计算、边缘架构的差异，以及部署在边缘网络的机器学习算法和深度学习框架在智能分析方面的多样化应用。

**
<a name="NEZ0P"></a>
### IC和架构改进
<a name="JkYgv"></a>
#### **[PDF]** [An Investigation on Inherent Robustness of Posit Data Representation](https://arxiv.org/pdf/2101.01416)
I Alouani, AB Khalifa, F Merchant, R Leupers - arXiv preprint arXiv:2101.01416
> 随着计算机电子产品的尺寸和工作电压的缩小，以应对消费者对高性能和低功耗的要求，电路对软错误的敏感度急剧增加。最近，文献中提出了一种新的数据类型，称为posit数据类型。与符合IEEE 7542008技术标准的算子相比，posit算子具有数值精度更高、速度更快、硬件设计更简单等绝对优势。在本文中，我们提出了32位posit和32位IEEE 754-2008兼容表示法之间的鲁棒性比较研究。首先，我们对IEEE 754兼容数和正数提出了单位ﬂip和双位ﬂip的理论分析。然后，我们进行了详尽的故障注入实验，表明与经典的IEEE 754兼容表示相比，posit格式具有相当大的内在弹性。为了展示相关的容错应用案例，我们在一组机器学习应用中进行了实验。在超过95%的详尽的故障注入探索中，posit表示法比符合IEEE 754标准的ﬂoatingpoint表示法受故障影响更小。此外，在100%的测试机器学习应用中，posit实现的系统的准确度高于基于经典浮点的系统。

<a name="1IkFc"></a>
#### 
<a name="viAf0"></a>
#### [Hardware Trojan Designs Based on High-low Probability and Partitioned Combinational Logic with a Malicious Reset Signal](https://ieeexplore.ieee.org/abstract/document/9295391/)
J Shi, X Zhang, P Ma, W Pan, P Li, Z Tang - … Transactions on Circuits and Systems II …, 2020
> 为了对抗硬件木马(HT)检测的逻辑测试方法和信任验证方法，提出了两种基于高低概率和分区组合逻辑的恶意复位信号的HT设计策略。利用这两种策略，在自主开发的RISC-V处理器中设计了一种功耗HT和强制复位HT。该处理器采用中芯国际55nm CMOS技术实现。实验表明，与采用低概率网设计的HT相比，采用高低概率策略设计的HT可以降低87.5%的触发概率。采用分区组合逻辑策略设计的HT可以将HT的误报率提高到40%。该结果可以有效地击败FANCI。为了提高HT的隐蔽性，我们通过使用带有恶意复位信号的触发器来对组合逻辑进行分区。复位信号作为触发条件的一部分参与其中，大大降低了HTs的触发概率。

<a name="R60RU"></a>
#### [An Automatic-Addressing Architecture with Fully Serialized Access in Racetrack Memory for Energy-Efficient CNNs](https://ieeexplore.ieee.org/abstract/document/9296848/)
J Wang, J Liu, D Wang, J An, X Fan - IEEE Transactions on Computers, 2020
> Racetrack存储器是一种新兴的低功耗磁存储器，有望在加速器中成为传统存储器的竞争性替代品。然而，Racacetrack存储器中的随机访问由于其大量的无效移位，对于CNN加速器来说是一种时间和能量的消耗。在这项工作中，我们提出了一种自动寻址架构，构建了一种新颖的数据布局，以保证下一轮的内存访问可以始终满足于当前一轮的原位或严格相邻的单元，产生一个完全序列化的访问足迹，可以驱动即时的端口对齐，而不会在racetrack内存中产生任何无效的偏移。通过这种方式，基于地址的原始访问退化到三个候选单元之间重复的选择，即一个原位单元和两个相邻单元。基于这种简化，轻量级访问管理可以根据CNN超参数定义的确定性访问行为，生成一出三选的序列。评估结果显示，当将五种流行的CNN应用部署到我们的架构上时，赛车场的物理位移比传统布局缩减了74.64%，分别实现了54.2%和42.1%的读写能耗降低。YOLOv2的案例研究表明，我们的架构执行6.503 GOp/J，实现了对服务器级GPU的18.5×改进。

<a name="qgDuw"></a>
#### [PIT: Processing-In-Transmission with Fine-Grained Data Manipulation Networks](https://ieeexplore.ieee.org/abstract/document/9311185/)
P Zong, T Xia, H Zhao, J Tong, W Zhao, N Zheng… - IEEE Transactions on …, 2020
> 在数据并行计算领域，大多数的工作都集中在PE阵列内部的数据流优化和有利的内存层次结构上，以追求最大的并行性和效率，而数据内容的重要性长期以来一直被忽视。我们观察到，对于结构化数据来说，由于可以进行细粒度的数据操作，因此对数据内容(即其在结构化形式中的值和位置)的洞察可以极大地提高计算性能。在本文中，我们宣称通过提供一个灵活和自适应的数据路径，可以**构建一个高效的、具有细粒度数据处理能力的架构**。具体来说，我们设计了一个可移植的、高适应性的数据传输网络SOM，它具有操作数排序、非阻塞自路由排序和多播的能力。在SOM的基础上，我们提出了传输中处理架构(PITA)，它**扩展了传统的SIMD架构**，通过在数据路径上嵌入多级SOM网络，**在传输过程中进行一些基础数据处理**。我们评估了PITA在两个不规则计算问题中的性能。首先，我们将矩阵反转任务映射到PITA上，并表明可以实现相当大的性能提升，对英特尔MKL的加速为3美元/次-20美元/次，对cuBLAS的加速为20美元/次-40美元/次。然后我们在稀疏CNN上评估我们的PITA。结果表明，PITA可以大大提高计算效率，减少内存带宽压力。我们在稀疏CNN上实现了2美元/次-9美元/次$的速度提升，在高稀疏度下保持了近100%的PE效率。我们认为PIT的概念是一个很有前途的计算范式，可以扩大传统并行架构的能力。

<a name="9hiCD"></a>
### 一周专利
<a name="s8zj7"></a>
#### **[PDF]** [Open processor for operation technology and internet of things](https://patentimages.storage.googleapis.com/eb/91/b5/0791d8f035ed75/US20200389288A1.pdf)
T Lev, M Karako - US Patent App. 16/431,757, 2020 … In another implementation according to the first aspect, the reduced instruction set computer comprises the **RISC**-**V** instruction set architecture … Companies also exist that turn such designs based on **RISC**-**V** into Application Specific Integrated Circuits (ASIC) …

<a name="0Gzkq"></a>
#### **[PDF]** [Context value retrieval prior to or parallel with expansion of previous symbol for context-decoding in range decoder](https://patentimages.storage.googleapis.com/9a/f5/ed/b8e97315dbefec/US20200394066A1.pdf)
GS Nayakam, SL Billa, R Goyal - US Patent App. 16/440,689, 2020 US20200394066A1 - Context value retrieval prior to or parallel with expansion of previous symbol for context-decoding in range decoder - Google Patents. Context value retrieval prior to or parallel with expansion of previous …

<a name="dwhgH"></a>
####

---

RISC-V与芯片评论编辑部 - RISC-V和芯片动态周报 每周六发布 欢迎批评，指正，评论和加入 
 关于本刊:

- 非特殊注明，本刊消息均来自于网络，如有版权问题，我们会立刻处理。
- [本刊部分消息来源](https://www.yuque.com/riscv/rvnews/overview#vHVQ5)

| 语雀 | 微信公众号 | Gitee | Github | Inspur |
| :---: | :---: | :---: | :---: | --- |
| [RISC-V和芯片动态简报](https://www.yuque.com/riscv/rvnews) [riscv rvnews](https://www.yuque.com/riscv/rvnews) | 高效服务器和存储技术国家重点实验室 ![image.png](images/HSSLab.png) | [inspur-risc-v RVWeekly](https://gitee.com/inspur-risc-v/RVWeekly) | [inspur-risc-v RVWeekly](https://github.com/inspur-risc-v/RVWeekly) | [riscv RVWeekly](http://open.inspur.com/riscv/RVWeekly) |

浪潮RISC-V研究小组/RVWeekly

简介

发行版

贡献者

近期动态

浪潮RISC-V研究小组/RVWeekly .gitee-modal { width: 500px !important; }

简介

发行版

贡献者

近期动态

搜索帮助

浪潮RISC-V研究小组/RVWeekly