代码拉取完成,页面将自动刷新
同步操作将从 EatonL/gaussfilter_FPGA 强制同步,此操作会覆盖自 Fork 仓库以来所做的任何修改,且无法恢复!!!
确定后同步将在后台操作,完成时将刷新页面,请耐心等待。
set_global_assignment -name IP_TOOL_NAME "FIFO"
set_global_assignment -name IP_TOOL_VERSION "13.0"
set_global_assignment -name VERILOG_FILE [file join $::quartus(qip_path) "FIFO_B.v"]
set_global_assignment -name MISC_FILE [file join $::quartus(qip_path) "FIFO_B.bsf"]
set_global_assignment -name MISC_FILE [file join $::quartus(qip_path) "FIFO_B_inst.v"]
set_global_assignment -name MISC_FILE [file join $::quartus(qip_path) "FIFO_B_bb.v"]
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。