1 Star 0 Fork 0

打野/Verilog练习代码

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
文件
克隆/下载
practice_11.2.v 234 Bytes
一键复制 编辑 原始数据 按行查看 历史
打野 提交于 2023-11-02 21:19 . 2023-11-2
// 2023-11-2
//ת
module comp_conv (
a,
a_comp
);
input[7:0] a;
output[7:0] a_comp;
wire[6:0] b;
wire[6:0] y;
endmodule
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/fight_wild/verilog-code.git
git@gitee.com:fight_wild/verilog-code.git
fight_wild
verilog-code
Verilog练习代码
master

搜索帮助