代码拉取完成,页面将自动刷新
同步操作将从 yhp/basic_verilog 强制同步,此操作会覆盖自 Fork 仓库以来所做的任何修改,且无法恢复!!!
确定后同步将在后台操作,完成时将刷新页面,请耐心等待。
//------------------------------------------------------------------------------
// bin2gray.sv
// Konstantin Pavlov, pavlovconst@gmail.com
//------------------------------------------------------------------------------
// INFO ------------------------------------------------------------------------
// Gray code to binary converter
// Combinational design
/* --- INSTANTIATION TEMPLATE BEGIN ---
bin2gray #(
.WIDTH( 32 )
) BG1 (
.bin_in( ),
.gray_out( )
);
--- INSTANTIATION TEMPLATE END ---*/
module bin2gray #( parameter
WIDTH = 32
)(
input [WIDTH-1:0] bin_in,
output logic[WIDTH-1:0] gray_out
);
always_comb begin
gray_out[WIDTH-1:0] = bin_in[WIDTH-1:0]^(bin_in[WIDTH-1:0]>>1);
end
endmodule
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。