一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~

基于Verilog HDL开发的RISCV-CPU,支持miniRV-1指令集的SoC设计, 支持能处理冲突的五级流水线RISCV-CPU和数码管、LED灯等外设.

This is a tiny soc with tiny 8bit cpu

这是一个简单的riscv核，完整支持rv32i指令集，支持外部中断，微架构为五级流水线

openmips的学习代码

这是南方科技大学CS202/214计算机组成原理课程的大作业——实现一个CPU。 This is the project assignment of cs202 / 214 Computer Organization course of Southern University of Science and Technology， which is to manufacture a CPU.

Simple Risc-V32I CPU

LaKua CPU

复旦大学2022春计算机组成与体系结构(H) 基于复旦教学CPU框架，使用system verilog，实现了支持异常中断、握手总线、数据指令缓存、阻塞转发的五级流水线CPU

riscv_vitar_core