代码拉取完成,页面将自动刷新
<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
<tool name="Splitter">
<a name="fanout" val="16"/>
<a name="incoming" val="16"/>
<a name="appear" val="right"/>
</tool>
<tool name="Pin">
<a name="facing" val="north"/>
</tool>
<tool name="Probe">
<a name="radix" val="16"/>
</tool>
<tool name="Tunnel">
<a name="facing" val="north"/>
<a name="width" val="16"/>
</tool>
<tool name="Clock">
<a name="facing" val="north"/>
</tool>
<tool name="Constant">
<a name="facing" val="south"/>
<a name="width" val="16"/>
<a name="value" val="0x0"/>
</tool>
<tool name="Power">
<a name="facing" val="south"/>
</tool>
</lib>
<lib desc="#Gates" name="1">
<tool name="NOT Gate">
<a name="facing" val="south"/>
</tool>
<tool name="Buffer">
<a name="width" val="3"/>
</tool>
<tool name="AND Gate">
<a name="facing" val="south"/>
<a name="inputs" val="2"/>
</tool>
<tool name="OR Gate">
<a name="facing" val="south"/>
<a name="inputs" val="2"/>
</tool>
<tool name="NOR Gate">
<a name="facing" val="south"/>
<a name="inputs" val="2"/>
</tool>
<tool name="XOR Gate">
<a name="facing" val="west"/>
<a name="inputs" val="2"/>
</tool>
<tool name="Odd Parity">
<a name="facing" val="south"/>
<a name="inputs" val="3"/>
</tool>
</lib>
<lib desc="#Plexers" name="2">
<tool name="Multiplexer">
<a name="facing" val="south"/>
<a name="width" val="16"/>
</tool>
</lib>
<lib desc="#Arithmetic" name="3">
<tool name="Adder">
<a name="width" val="16"/>
</tool>
<tool name="Subtractor">
<a name="width" val="16"/>
</tool>
<tool name="Multiplier">
<a name="width" val="1"/>
</tool>
<tool name="Divider">
<a name="width" val="16"/>
</tool>
<tool name="Negator">
<a name="width" val="1"/>
</tool>
<tool name="Comparator">
<a name="width" val="16"/>
</tool>
</lib>
<lib desc="#Memory" name="4">
<tool name="Register">
<a name="width" val="16"/>
</tool>
<tool name="RAM">
<a name="dataWidth" val="16"/>
</tool>
<tool name="ROM">
<a name="contents">addr/data: 8 8
0
</a>
</tool>
</lib>
<lib desc="#I/O" name="5"/>
<lib desc="#Base" name="6">
<tool name="Text Tool">
<a name="text" val=""/>
<a name="font" val="SansSerif plain 12"/>
<a name="halign" val="center"/>
<a name="valign" val="base"/>
</tool>
</lib>
<lib desc="file#alu.circ" name="7">
<tool name="main">
<a name="facing" val="north"/>
</tool>
</lib>
<main name="main"/>
<options>
<a name="gateUndefined" val="ignore"/>
<a name="simlimit" val="1000"/>
<a name="simrand" val="0"/>
</options>
<mappings>
<tool lib="6" map="Button2" name="Menu Tool"/>
<tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
<tool lib="6" map="Button3" name="Menu Tool"/>
</mappings>
<toolbar>
<tool lib="6" name="Poke Tool"/>
<tool lib="6" name="Edit Tool"/>
<tool lib="6" name="Text Tool">
<a name="text" val=""/>
<a name="font" val="SansSerif plain 12"/>
<a name="halign" val="center"/>
<a name="valign" val="base"/>
</tool>
<sep/>
<tool lib="0" name="Pin">
<a name="facing" val="west"/>
<a name="width" val="16"/>
<a name="tristate" val="false"/>
</tool>
<tool lib="0" name="Pin">
<a name="facing" val="south"/>
<a name="output" val="true"/>
<a name="width" val="8"/>
<a name="label" val="Result"/>
<a name="labelloc" val="east"/>
</tool>
<tool lib="1" name="NOT Gate"/>
<tool lib="1" name="AND Gate"/>
<tool lib="1" name="OR Gate"/>
</toolbar>
<circuit name="main">
<a name="circuit" val="main"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(40,100)" to="(40,160)"/>
<wire from="(360,140)" to="(400,140)"/>
<wire from="(170,160)" to="(190,160)"/>
<wire from="(80,160)" to="(90,160)"/>
<wire from="(450,110)" to="(470,110)"/>
<wire from="(150,100)" to="(150,130)"/>
<wire from="(90,140)" to="(100,140)"/>
<wire from="(450,190)" to="(470,190)"/>
<wire from="(410,170)" to="(410,260)"/>
<wire from="(450,160)" to="(450,190)"/>
<wire from="(430,140)" to="(450,140)"/>
<wire from="(170,60)" to="(170,160)"/>
<wire from="(60,180)" to="(60,200)"/>
<wire from="(450,110)" to="(450,140)"/>
<wire from="(430,150)" to="(470,150)"/>
<wire from="(40,160)" to="(50,160)"/>
<wire from="(170,160)" to="(170,260)"/>
<wire from="(170,260)" to="(190,260)"/>
<wire from="(90,160)" to="(170,160)"/>
<wire from="(140,130)" to="(150,130)"/>
<wire from="(90,120)" to="(100,120)"/>
<wire from="(430,160)" to="(450,160)"/>
<wire from="(330,260)" to="(410,260)"/>
<wire from="(360,150)" to="(400,150)"/>
<wire from="(90,140)" to="(90,160)"/>
<wire from="(330,160)" to="(340,160)"/>
<wire from="(40,100)" to="(150,100)"/>
<comp lib="0" loc="(470,150)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="width" val="16"/>
<a name="label" val="Result"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(340,160)" name="Splitter">
<a name="incoming" val="32"/>
<a name="bit1" val="0"/>
<a name="bit2" val="0"/>
<a name="bit3" val="0"/>
<a name="bit4" val="0"/>
<a name="bit5" val="0"/>
<a name="bit6" val="0"/>
<a name="bit7" val="0"/>
<a name="bit8" val="0"/>
<a name="bit9" val="0"/>
<a name="bit10" val="0"/>
<a name="bit11" val="0"/>
<a name="bit12" val="0"/>
<a name="bit13" val="0"/>
<a name="bit14" val="0"/>
<a name="bit15" val="0"/>
<a name="bit16" val="1"/>
<a name="bit17" val="1"/>
<a name="bit18" val="1"/>
<a name="bit19" val="1"/>
<a name="bit20" val="1"/>
<a name="bit21" val="1"/>
<a name="bit22" val="1"/>
<a name="bit23" val="1"/>
<a name="bit24" val="1"/>
<a name="bit25" val="1"/>
<a name="bit26" val="1"/>
<a name="bit27" val="1"/>
<a name="bit28" val="1"/>
<a name="bit29" val="1"/>
<a name="bit30" val="1"/>
<a name="bit31" val="1"/>
</comp>
<comp lib="4" loc="(330,160)" name="ROM">
<a name="dataWidth" val="32"/>
<a name="contents">addr/data: 8 32
0
</a>
</comp>
<comp lib="7" loc="(420,150)" name="main">
<a name="facing" val="north"/>
<a name="label" val="ALU"/>
</comp>
<comp lib="6" loc="(427,90)" name="Text">
<a name="text" val="YOUR ALU SHOULD FIT HERE"/>
</comp>
<comp lib="0" loc="(170,60)" name="Pin">
<a name="facing" val="south"/>
<a name="output" val="true"/>
<a name="width" val="8"/>
<a name="label" val="Test #"/>
<a name="labelloc" val="north"/>
</comp>
<comp lib="0" loc="(470,190)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="label" val="Equal"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="6" loc="(443,337)" name="Text">
<a name="text" val="There should be no blue/red wires here, and the result shouldn't be x's."/>
</comp>
<comp lib="0" loc="(90,120)" name="Constant">
<a name="width" val="8"/>
</comp>
<comp lib="4" loc="(80,160)" name="Register"/>
<comp lib="0" loc="(470,110)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="label" val="Signed Overflow"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="4" loc="(330,260)" name="ROM">
<a name="dataWidth" val="4"/>
<a name="contents">addr/data: 8 4
0
</a>
</comp>
<comp lib="3" loc="(140,130)" name="Adder"/>
<comp lib="0" loc="(60,200)" name="Clock">
<a name="facing" val="north"/>
</comp>
</circuit>
</project>
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。