@asyncsys_admin_heap
何安平 暂无简介
2023年组成原理优秀课程设计流片
本科生第一期计算机研制项目“一生一芯一系统”（2020.7~2021.7），已回片
SAT硬件求解器
RISC-V CPU
在传统CPU设计中，跨时钟域问题一致困扰着无数的IC设计者，而异步电路可以很好地解决这个问题。但随着CPU架构复杂度的提升，对异步CPU的研究基本止步于20世纪初。本项目基于2010年提出的click电路，实现了一款全异步MCU。该MCU由商业级同步MCU直接转换而成，转换过程中并未破坏同步MCU核的内部结构，去掉其内部异步驱动逻辑仍可以当同步MCU使用，是一种全新的异步CPU设计方法。（康振邦）
此仓库用于介绍各类异步电路与系统的各类知识，普及异步电路的设计方法、验证理论和工具
