3 Star 4 Fork 1

硬件工程师技术号/Hardware_Design_Process

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
克隆/下载
.gitignore 614 Bytes
一键复制 编辑 原始数据 按行查看 历史
硬件工程师技术号 提交于 2019-11-19 22:21 . add readmes
# Ignore list for Cadence OrCAD 16.6
#############
## Allegro
#############
# Ignore log file
*.log
*.log,1
*.log,2
*.log,3
*.dml
*.lst
#ignore 记录操作allegro的事件
*.jrl
*.jrl,1
*.tag
#报告文件
*.rpt
#brd,1
*.brd,1
*.lck
#报表文件
*.txt,1
*.txt,2
#XY数据除外
!place_txt.txt
#DXF导入文件
*.cnv
#Gerber param file除外
!art_param.txt
#Folder
#过滤整个文件夹
/signoise.run/
#############
## OrCAD
#############
*.dbk
*.opj
*.DRC
*.DSNlck
#properites file
*.EXP
#ignore netlist
allegro/
#############
##DXF
#############
# ignore dxf file
*.dxf
*.cnv
*.cnv,1
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/yueleilei/Hardware_PCBA_Design_Precess.git
git@gitee.com:yueleilei/Hardware_PCBA_Design_Precess.git
yueleilei
Hardware_PCBA_Design_Precess
Hardware_Design_Process
master

搜索帮助