README.md · LTZJS/Pipeline CPU based on FPGA and Verilog.（基于FPGA的流水线CPU）

12月28日，「开源中国源创会年终盛典」珠海站再次回归！点击免费报名参会

forked from QuanHaHQuan/Pipeline CPU based on FPGA and Verilog.（基于FPGA的流水线CPU）

加入 Gitee

与超过 1200万开发者一起发现、参与优秀开源项目，私有仓库也完全免费：）

免费加入

文件

克隆/下载

README.md 387 Bytes

一键复制编辑原始数据按行查看历史

提交于 2023-11-15 03:18 . add README.md.

# Pipeline CPU based on FPGA and Verilog.（基于FPGA的流水线CPU）

#### 介绍
This is a Verilog implementation of pipeline CPU on FPGA board.

#### 软件架构
本项目为基于Verilog开发的运行于FPGA板上的流水线CPU，共支持38条指令。

#### 参与贡献

1.  Fork 本仓库
2.  新建 Feat_xxx 分支
3.  提交代码
4.  新建 Pull Request

马建仓 AI 助手

尝试更多

代码解读

代码找茬

代码优化

Verilog

https://gitee.com/ltzjs/pipelinecpu-fpga-verilog.git

git@gitee.com:ltzjs/pipelinecpu-fpga-verilog.git

ltzjs

pipelinecpu-fpga-verilog

Pipeline CPU based on FPGA and Verilog.（基于FPGA的流水线CPU）

master

LTZJS/Pipeline CPU based on FPGA and Verilog.（基于FPGA的流水线CPU）

简介

发行版

贡献者

近期动态

LTZJS/Pipeline CPU based on FPGA and Verilog.（基于FPGA的流水线CPU） .gitee-modal { width: 500px !important; }

简介

发行版

贡献者

近期动态

搜索帮助

LTZJS/Pipeline CPU based on FPGA and Verilog.（基于FPGA的流水线CPU）