1 Star 0 Fork 1

LTZJS/Pipeline CPU based on FPGA and Verilog.(基于FPGA的流水线CPU)

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
文件
克隆/下载
支持的指令.txt 289 Bytes
一键复制 编辑 原始数据 按行查看 历史
gubaox2 提交于 2022-09-02 01:10 . 支持的指令
支持的指令:
跳转(4):
J JAL JR JALR
分支(8):
BEQ BNE BLEZ BGTZ
BLTZ BGEZ BLTZAL BGEZAL
访存(2):
LW SW
算数和逻辑运算(24):
ADDI ADDIU SLTI SLTIU ANDI ORI XORI LUI
SLL SRL SRA SLLV SRLV SRAV
ADD ADDU SUB SUBU AND OR XOR NOR
SLT SLTU
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
Verilog
1
https://gitee.com/ltzjs/pipelinecpu-fpga-verilog.git
git@gitee.com:ltzjs/pipelinecpu-fpga-verilog.git
ltzjs
pipelinecpu-fpga-verilog
Pipeline CPU based on FPGA and Verilog.(基于FPGA的流水线CPU)
master

搜索帮助

0d507c66 1850385 C8b1a773 1850385