登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
扫描微信二维码支付
取消
支付完成
Watch
不关注 关注所有动态 仅关注版本发行动态 关注但不提醒动态
1 Star 1 Fork 1

wataru不喜欢吃SASHIMI/Verilog数字电路设计基础模块

代码 Issues 0 Pull Requests 0 Wiki 统计 流水线
服务
看板
里程碑
Pic issue default

欢迎使用 Issue！

Issue 用于跟踪待办事项、bug、功能需求等。

1
https://gitee.com/lin-peirun/verilogBaseModule.git
git@gitee.com:lin-peirun/verilogBaseModule.git
lin-peirun
verilogBaseModule
Verilog数字电路设计基础模块
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
评论
仓库举报
回到顶部
0d507c66 1850385 C8b1a773 1850385