1 Star 0 Fork 0

打野/Verilog练习代码

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
文件
克隆/下载
selection(review).v 503 Bytes
一键复制 编辑 原始数据 按行查看 历史
打野 提交于 2023-09-27 21:51 . 2023-9-27
//2023-9-27 ()
//ѡһ߼ϰ
module fn_sw (
a ,
b ,
sel ,
y
);
input a,b ;
input sel ;
output y ;
assign y = sel?(a^b):(a&b);
endmodule
//-------testbench-------
module tb_fn_sw ();
fn_sw u_fn_sw (
.a (a0),
.b (b0),
.sel (sel0),
.y (y0)
);
endmodule
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/fight_wild/verilog-code.git
git@gitee.com:fight_wild/verilog-code.git
fight_wild
verilog-code
Verilog练习代码
master

搜索帮助